Logic Synthesis and Verification Algorithms - Gary D. Hachtel - Livros - Springer-Verlag New York Inc. - 9781475770360 - 18 de março de 2013
Caso a capa e o título não sejam correspondentes, considere o título como correto

Gary D. Hachtel
Logic Synthesis and Verification Algorithms Softcover reprint of the original 1st ed. 1996 edition

Preço
€ 81,49

Item sob encomenda (no estoque do fornecedor)

Data prevista de entrega 6 - 14 de ago
Receba avisos sobre novos lançamentos de Gary D. Hachtel

O que dizem nossos clientes:

Política de devolução de 14 dias, em conformidade com a lei europeia de proteção do consumidor
Melhor classificação na Trustpilot
Adicione à sua lista de desejos do iMusic

Ainda não avaliado

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

596 pages, biography

Mídia Livros     Paperback Book   (Livro de capa flexível e brochura)
Lançado 18 de março de 2013
ISBN13 9781475770360
Editoras Springer-Verlag New York Inc.
Páginas 564
Dimensões 178 × 254 × 31 mm   ·   1,03 kg
Idioma Inglês  

Mais da mesma editora

Ver tudo de Gary D. Hachtel ( por exemplo Paperback Book e Hardcover Book )