ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - Livros - Springer Verlag, Singapore - 9789813346444 - 8 de janeiro de 2022
Caso a capa e o título não sejam correspondentes, considere o título como correto

ASIC Design and Synthesis: RTL Design Using Verilog 1st ed. 2021 edition

Vaibbhav Taraate

Preço
Íkr 18.951,74

Item sob encomenda (no estoque do fornecedor)

Data prevista de entrega 1 - 9 de jul

O que dizem nossos clientes:

Política de devolução de 14 dias, em conformidade com a lei europeia de proteção do consumidor
Melhor classificação na Trustpilot
Adicione à sua lista de desejos do iMusic

Também disponível como:

ASIC Design and Synthesis: RTL Design Using Verilog 1st ed. 2021 edition

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

Mídia Livros     Paperback Book   (Livro de capa flexível e brochura)
Lançado 8 de janeiro de 2022
ISBN13 9789813346444
Editoras Springer Verlag, Singapore
Páginas 330
Dimensões 534 g
Mostrar tudo

Mais por Vaibbhav Taraate

Ver tudo de Vaibbhav Taraate ( por exemplo Paperback Book e Hardcover Book )