RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design - - Livros - Sutherland HDL - 9781546776345 - 10 de junho de 2017

Caso a capa e o título não sejam correspondentes, considere o título como correto

Conte aos seus amigos sobre este item:

RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design

Name: RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design
Price: 103.99 EUR
Availability: OutOfStock

Preço

€ 103,99

Item sob encomenda (no estoque do fornecedor)

Data prevista de entrega 3 - 17 de ago

O que dizem nossos clientes:

Top-vurdering på Google Reviews, baseret på tusinder af anmeldelser.

Política de devolução de 14 dias, em conformidade com a lei europeia de proteção do consumidor

Melhor classificação na Trustpilot

Adicione à sua lista de desejos do iMusic

Ainda não avaliado

RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design

Mídia	Livros Book
Lançado	10 de junho de 2017
ISBN13	9781546776345
Editoras	Sutherland HDL
Dimensões	150 × 220 × 20 mm · 644 g