Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing - Katarzyna Radecka - Livros - Springer-Verlag New York Inc. - 9781441954022 - 7 de dezembro de 2010
Caso a capa e o título não sejam correspondentes, considere o título como correto

Katarzyna Radecka
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing Softcover reprint of the original 1st ed. 2003 edition

Preço
€ 97,99

Item sob encomenda (no estoque do fornecedor)

Data prevista de entrega 5 - 15 de jun

O que dizem nossos clientes:

Política de devolução de 14 dias, em conformidade com a lei europeia de proteção do consumidor
Melhor classificação na Trustpilot
Adicione à sua lista de desejos do iMusic

Também disponível como:

Although there are no widely adhered standards for a design flow, most companies have their own established practices, which they follow closely for in-house design processes. In practice, initial phases of preparing a design specification are susceptible to potential errors, as it is very difficult to grasp all the details in a complex design.

216 pages, biography

Mídia Livros     Paperback Book   (Livro de capa flexível e brochura)
Lançado 7 de dezembro de 2010
ISBN13 9781441954022
Editoras Springer-Verlag New York Inc.
Páginas 216
Dimensões 155 × 235 × 12 mm   ·   331 g
Idioma Inglês  

Mere med samme udgiver

Ver tudo de Katarzyna Radecka ( por exemplo Hardcover Book e Paperback Book )