Verilog HDL Design Examples - Cavanagh, Joseph (Santa Clara University, California, USA) - Livros - Taylor & Francis Ltd - 9781138099951 - 13 de outubro de 2017
Caso a capa e o título não sejam correspondentes, considere o título como correto

Cavanagh, Joseph (Santa Clara University, California, USA)
Verilog HDL Design Examples 1º edição

Receba um e-mail quando o item estiver disponível
Você tem um perfil? Entrar
Receba avisos sobre novos lançamentos de Cavanagh, Joseph (Santa Clara University, California, USA)

O que dizem nossos clientes:

Política de devolução de 14 dias, em conformidade com a lei europeia de proteção do consumidor
Melhor classificação na Trustpilot
Adicione à sua lista de desejos do iMusic

Ainda não avaliado

Também disponível como:

The book presents the Verilog language with a variety of examples to provide a firm foundation in the design of the digital system using Verilog HDL. It places emphasis on the detailed design of various Verilog projects that include the design module, test bench module, and outputs from the simulator illustrating the design's functional operation.

655 pages, 698 Line drawings, black and white; 34 Tables, black and white

Mídia Livros     Hardcover Book   (Livro com lombada e capa dura)
Lançado 13 de outubro de 2017
ISBN13 9781138099951
Editoras Taylor & Francis Ltd
Páginas 674
Dimensões 260 × 184 × 44 mm   ·   1,40 kg
Idioma Inglês  

Mais da mesma editora

Ver tudo de Cavanagh, Joseph (Santa Clara University, California, USA) ( por exemplo Hardcover Book e Paperback Book )