Logic Synthesis and Verification Algorithms - Gary D. Hachtel - Livros - Springer - 9780792397465 - 30 de junho de 1996
Caso a capa e o título não sejam correspondentes, considere o título como correto

Gary D. Hachtel
Logic Synthesis and Verification Algorithms 1996 Edition

Receba um e-mail quando o item estiver disponível
Você tem um perfil? Entrar
Presentes de Natal podem ser trocados até 31 de janeiro
Receba avisos sobre novos lançamentos de Gary D. Hachtel

O que dizem nossos clientes:

Política de devolução de 14 dias, em conformidade com a lei europeia de proteção do consumidor
Melhor classificação na Trustpilot
Adicione à sua lista de desejos do iMusic

Ainda não avaliado

Também disponível como:

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

564 pages, biography

Mídia Livros     Hardcover Book   (Livro com lombada e capa dura)
Lançado 30 de junho de 1996
ISBN13 9780792397465
Editoras Springer
Páginas 564
Dimensões 178 × 254 × 35 mm   ·   1,41 kg
Idioma Inglês  

Mais da mesma editora

Ver tudo de Gary D. Hachtel